PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-132510

(43)Date of publication of application: 13.05.1994

(51)Int.CI.

H01L 27/146 H01L 31/10

(21)Application number: 04-278341

(71)Applicant:

HITACHI LTD

(22)Date of filing:

16.10.1992

(72)Inventor:

KANEKO YOSHIYUKI


YAMAGUCHI MUNEAKI


(54) THIN-FILM OPTICAL PHOTOSENSOR

(57) Abstract:

PURPOSE: To reduce the number of lead-out wires by allowing a gate electrode on the drain side of a TFT for a photosensor and a lower electrode for storage capacity to be made of the same Cr metallic layer and to be connected with each other.

CONSTITUTION: On a glass substrate 1, Cr is deposited as a lower light-shielding film 2 of a TFT for a photosensor and is subjected to patterning. Next, after an SiO2 insulation film 3 is piled up thereon, a gate electrode 4 for a switching TFT, gate electrodes 5 and 6 for the photosensor, and a lower electrode 7 for storage capacity are formed by using Cr. Then, as the upper electrodes for the photosensor and switching TFT, source electrodes 11 and 12, drain electrodes 13 and 14, and an upper electrode 15 for storage capacity are formed. The electrodes 11, 14 and 15 are connected with each other and the source electrode 12 is connected with the electrode 7 through a contact hole. In 4 terminals of the TFT for the photosensor, the electrode 5 on the drain side is connected with the electrode 7 for the storage capacity. Since such a wiring is placed within a picture element through the contact hole prepared in the insulation film, the number of voltage supply wires can be reduced.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspło)

Japanese Publication for Unexamined Patent Application No. 132510/1994 (Tokukaihei 06-132510)

A. Relevance of the Above-identified Document

This document has relevance to <u>claims 1 through 4</u> of the present application.

B. Translation of the Relevant Passages of the Document

[PRIOR ART]

[0003]

Under such a circumstance, there was invented the new thin-film photo-sensor that uses a TFT photo-sensor with a plurality of gate electrodes, and absorbs light in a portion under less influence of the gate voltage, thus increasing a photoelectric current. This thin-film transistor is disclosed in the publication of Japanese Unexamined Patent Application Tokukaihei 02-215168. Figures 4 and 5 show a cross-sectional view and an equivalent circuit diagram of an example of the thin-film transistor, respectively. Voltages Vg (d) and Vg (s) are supplied to the respective gate electrodes on drain-side and the source-side. Light is detected in the portion A of the amorphous silicon 43 shown in Figure 4. With this sensor, it is possible to obtain a low dark-current and a high photo-current, and therefore, it

This Page Blank (uspto)

is significantly effective for a large-area sensor.

[0004]

[MEANS TO SOLVE THE PROBLEM]

However, a thin-film photo-sensor including a plurality of gate electrodes requires a larger number of leading lines corresponding to the larger number of electrodes, and therefore, it needs to take out, more leading lines when the sensor array is constructed. Figure 6 shows an equivalent circuit in which pixels are aligned in a two-dimensional manner, each of the pixel is made up of the photo-sensor TFT 51, the switching TFT 52 and the accumulation capacitor 53. This arrangement uses two leading lines 56 and 59 so as to supply voltages to the gate electrode 55 on the source-electrode 54 side of the sensor TFT, and to the gate electrode 58 on the drain-electrode 57 side of the sensor TFT, respectively, thus complicating the layout. Further, the way of setting those voltages supplied to the electrodes is uncertain.

[0005]

An object of the present invention is to provide a thin-film photo-sensor that is driven by a method fully using the superior characteristic of the photo-sensor with a simple structure.

[0006]

[MEANS TO SOLVE THE PROBLEM]

ınis Page Blank (uspto)

In order to solve the foregoing problems, the present invention uses a pixel in which the gate electrode of the drain-electrode-side is connected to the electrode of the accumulation capacitor. Particularly, to establish the connection therebetween, the respective electrodes are formed from a single metal layer. Further, the voltage supplied to those electrodes is set to a constant voltage not more than the source potential of the photo-sensor TFT.

[0007]

[EFFECTS]

With the foregoing arrangement including a plurality of gate electrodes wherein the gate electrode of the drain-electrode-side is connected to the electrode of the accumulation capacitor, it is not necessary to take the leading line outside the sensor area, thus simplifying the structure. Further, since these electrodes are conducted by being formed from a single metal layer, it may be realized with a simpler structure. Further, by setting the voltage supplied to those electrodes to a value not more than the source potential of the photo-sensor TFT, it is possible to obtain a high photo-current while maintaining the low-dark-current.

This Page Blank (uspto)

幹公 华 噩 **₹** (2) (19)日本国格許斤 (JP)

(11)特許出願公開番号 (Y) 特開平6-132510

技術表示箇所

(43)公開日 平成6年(1994)5月13日

斤内整理番号 被別記号 11 0 1 L 27/146 31/10 (51)Int.Cl.

H01F 7210-4M

드

27/ 14 31/10

M22-4M

ΥЭ

審査請求 未請求 請求項の数6(全 6 頁)

特類平4-278341

(21) 出版番号

平成4年(1992)10月16日

(22)出版日

東京都千代田区神田駿河台四丁目 6番地 体式会社日立製作所 000005108 (11) 出題人 (72) 発明者

東京都国分寺市東恋ケ壁1丁目280番地 株式会社目立製作所中央研究所内 金子 好之

電池 ロコ (72)発明者

東京都国分寺市東恋ケ建1丁目280番地 株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

(54)【発明の名称】 巌殿光センサ

(87) [级素]

【構成】センサの各画薬内で、複数ゲートを有する光セ ンサTFTのドレイン電極14側のゲート電極4, 5, 6を蓄積容量の下部電極7に接続する。

【効果】配線の数を低酸でき、画紫構成が容易になる。

- ・ガウス神楽、2:下部部大変、3・記者歌曲、4、5、6・ケーナーを指摘)、 自命会報の下部指摘、8・ケーで指摘等、9・学年からないコン、1、1・6・シースも著作のアンコン、1・1・6・ジー3・1・4・アン・7・4を選大権。1・6・第四節、1・7・1を選大権 tavorer

トランジスタのドレイン電極側の前記ゲート電極と前記 **グ用剤膜トランジスタに接続された岩積容量からなる画 新とを含む薄膜光センサにおいて、前記光センサ用薄膜** 蓄積容量の電極とが接続され同一電位に保たれることを |請求項1||複数のゲート電極を有する光センサ用薄膜 前記光センサ用薄膜トランジスタおよび前記スイッチン 、ランジスタと、スイッチング用薄膜トランジスタと、 特徴とする薄膜光センサ。 【特許課火の領囲】

蓄積容益の電極に一定の電位を与えて駆動する薄膜光セ |請求項2]|請求項1において、前記光センサ用薄膜ト ランジスタのドレイン側の前記ゲート電極に接続された

[0004]

ジスタの半導体層が非晶質シリコンからなる薄膜光セン |調水項3||請水項2において、前記光センサ用薄膜ト ランジスタのドレイン側の前記ゲート蟷極に接続された 蓄積容量の電極に与える一定の電位は、光センサ用薄膜 ング用海膜トランジスタ及び前記光センサ用海膜トラン [請求項4] 請求項1ないし3において、前記スイッチ トランジスタのソース電位以下である薄膜光センサ。

【請求項5】請求項1ないし4に記載の薄膜光センサを 用いたし次元イメージセンサ。 【請求項6】請求項1ないし4に記載の薄膜光センサを 用いた2次元イメージセンサ。

[発明の詳細な説明]

博報入力に用いられる1次元あるいは2次元画像人力装 像,文字入力、あるいは、ファクシミリへの画像,文字 **入力、あるいは、その他の画像情報を扱うものへの画像** [産業上の利用分野] 本発明は、コンピュータへの画 置に関する。

[0000]

に吸収させ、人射光量に応じたソース,ドレイン間単流 【従来の技術】ファクシミリあるいは、コンピュータの イメージスキャナなど、面像入力装置が広く普及しつつ ある。近年、これらの画像入力装置用に、薄膜トランジ 5。このTFT型光センサの例が特開昭58-18978 号公 TFTのソース電極31及びドレイン電極32倒から光 を入射して、それを非晶質シリコン(a — S i) 陥33 を取出すものである。このTFT型センサは、非晶質シ リコンを用いるので大面積にわたる2次元化に好適であ 術を成用できるという利点がある。また、この型のセン 面、ゲート電極34に与える電圧により、光励起電子の 移動が阻害されるため、明電流を大きくすることは容易 り、かつ、従来の液晶ディスプレイ用のTFTの作製技 スタ (TFT) を用いた薄膜光センサが開発されてい 異に見られる。このセンサは、図3に示されるように、 サでは、暗電質を小さく抑えることができる。その反

発明された。すなわち、特開平2-215168 号公報に開示 トは極にはそれぞれ電圧Vg(d), Vg(s)が印加され る。図4の非晶質シリコン43のAの部分で主として光 を検出する。このセンサは、低い暗電積及び高い明電点 を実現するので、大面積センサ用途に極めて有望な繋子 [0003] そこで上記のようにTFT型光センサのガ **一ト법極を複数にし、ゲート電圧の影響の小さい部分で** 光を吸収させて光電液を増大する標造の薄膜光センサが 英価回路図を図らに示す。ドレイン側,ソース側のケー されている。このトランジスタの一例の断面図を図4.。 735

蓄積容量53からなる画案を2次元配列した場合の等価 回路図の例である。これによれば、センサTFT用のゲ 一ト引出級として、センサTFTのソース転換54側の ゲート電極55に電圧を与える引出線56とドレイン戦 極57側のゲート電極58に電圧を与える引出線59を 設ける必要があり、構造が複雑になった。また、それぞ の数が増大するという問題があった。図6は、図4のよ うな光センサTFT51と、スイッチングTFT52, れの種極に与える電圧の設定方法も不明な点が多かっ [発明が解決しようとする課題] しかし、複数の い、センサアレイを構成したときに取り出すべ **慰極を有する薄膜光センサでは、鷺極の数が堵**

【6005】本発明の目的は、簡単な構造で、光センサ の良好な特性を充分に活用できる駆動法を有する薄膜光 センサを提供することにある。

[9000]

ては、同一金属層で両電極を形成する構造とした。さら の電極に各画紫内で接続した。特に、その接続に当たっ め、本発明ではドレイン単極側のゲート重極を指摘容量 【課題を解決するための手段】上記根題を解決するた に、それらの電極に与える電圧をセンサTFT(危位以下の一定の電位に設定して駆動した。 [0000]

電極側のゲート電極を蓄積容量の電極に各画条内で接続 することにより、センサ領域の外側へ引出配線をする必 ゲート電極及びそれに接続された蓄積容量の電極の電位 【作用】光センサの複数のゲート電極のうち、ドレイン 要がなくなり、構造が商易化される。また、その接続に は同一の金属層が使用可能なので、実現が容易である。 を光センサのソース電極の電位の値以下に設定すると、 暗草дを低く保ったまま高い明電波を得ることができ

[0008]

2次元のイメージセンサについて説明する。図1は本実 **施例による薄膜光センサの画素部の断面図、図2はその** 平面図である。図2のA-Aに沿った断面図が図1であ 【異版例】 (異版例 1) 以下、本発明の一裏施例として

ではなかった。

3

ස

り堆積し、通常のフォトリングラフィ佐を用いてパター る。この光センサの作製プロセスは次の通りである。す 5,6、及び蓄積容量の下部電極7を形成する。次に、 m) 絶繰膜層3を堆積する。その後、再びスパッタリン 光順2として200mmのCrをスパッタリング法によ 容器中にモノシランSiH4 をベースにしたガスを導入 る。厚さは60nmである。プラズマCVD法は、真空 を取るためのn型a-Si10も2層に続いて堆積す 同じくプラズマCVD法により、オーミックコンタクト ぞれ300 n m,300 n m の厚さに堆積する。さらに N) 8, 半導体層の非晶質シリコン(a - Si) 9をそれ CVD法によりゲート絶縁膜である変化シリコン(Si FT用のゲート教授4、光センサ用TFTのゲート教授 グ法により厚さ150nmのCrによりスイッチングT ニングする。ついでCVD法によりSiO2(600n なわち、ガラス基板1上に、光センサ用TFTの下部選 し、RFパワーを加えることによりプラズマを形成し、 これにより分解したSiおよび水素を基板上に堆積す

のためである。各々の領庫は80nm, 800nmであ 電極12は、コンタクトホール(図2)を介して蓄積容 る。蟷姫11, 14及び15は接続されている。ソース 電極13,14及び蓄積容量の上部電極15を形成す る。この場合、 a — S i が形成されるが、 S i Hq とと 鹿の下部電極7と接続されている。 戴極村料はCrとA Tの上部橋極として、ソース艦砲11, 12とドフイン る。これらは、ゲート絶縁膜やオーミックコンタクト原 である資をドープしたa-Siを形成することができ る。またホスフィン(PH₃)を導入すれば、n型不純物 ルファライン工程となる。 クとしてn型aーSi屬もエッチングする。これは、セ る。CrとAIの二層膜は、この後、パターニングされ 止するためのパッファ層であり、Alid製廠の成績抗化 となる。原堆積後のa~Si層はパターニングされる。 もに窒素やアンモニアを導入すればSINが形成され る。パターン化されたソースおよびドレイン電極をレス Iの二層膜を用いる。 Crital—SibAIの反応を防 【0009】 つぎに光センサTFTやスイッチングTF

【0010】この後、チャネル保護膜としてプラズマのVDによるSiNを用いてスイッチング用TFT及び光センサ用TFTの保護膜16を設け、次にスイッチング用TFTの上方にはソース・ドレイン電極と重量するようにAlの1mを用いて上部遮光膜17を形成する。
すなわら、この遮光膜によって、明状態や暗状態にかかわらずスイッチング用TFTの良好な動作が可能になる。

【0011】 このような作製方法で本発明に特徴的なことは、光センサ用TFTのドレイン側のゲート電極5と 書稿容書の下部電極7が同一のCr金属層で形成されてから接続されている点である。これにより、引出線の数かつ接続されている点である。これにより、引出線の数

【0012】図7は薄膜光センサを2次元に配列したものの等価回路である。各画製は、上述のように光センサ用TFT102及び蓄積容量103から成る。光センサ用TFT102及び蓄積容量103から成る。光センサ用TFT0四つの蝸子のうち、ドレイン側のゲート電極5は蓄積容量の下部電極7に接続され、ある電圧Vg(d)に固定される。ドレイン電極14はメイッチングTFTのソース電極11と接続される(図2)。ソース電極には上記電圧Vg(d)が印加される。スイッチング用TFTの残りの端子(d)が印加される。スイッチング用TFTの残りの端子(d)が印加される。スイッチング用TFTの残りの端子

10 (d)が印加される。スイッチング用TFTの残りの焼子については、ゲート電極4が垂直走養線104に接続され、ドレイン電極13が水平走套線105に接続されている。水平走套線105及び蓄積容景の上部電極15はスイッチング用TFTのソース、ドレイン電極と同時にスイッチング用TFTのソース、ドレイン電極と同時に天成され、垂直走査線104はスイッチング用TTのゲート電極と同時に形成される。各水平走査線は、水平走査回路に接続されている。

【0013】この2次元薄膜光センサの走査方法は、次の通りである。

【0014】 ①無直走査線G1に接続された全てのスイッチングTFTを所定時間 t0 だけオン状態にする。この走査により垂直走査線G1に接続された各画梁の蓄積容量が充電される。この走査を垂直走査線G2からGnまで、順次、行う。

【0015】②丁=(n-1)×t0後に垂直走査線G1に接続されたスイッチングTFTが再びオン状態になる。この期間下の間に光センサ用TF丁が蓄積容費に保存された環荷を放電する。この放電電荷費は、光センチ に入材する光の費によって決まる。この時間 t1の間に 本甲志 資線D1~Dmを通じて、放電電荷量が繋み出される。この場代時間は、t1である。この時間 t1を加分割して各水平志査線毎に順次読み出しずは、時間 t1を加分割して各水平志査線毎に順次読み出して (すなわち、水平志査線 元本あたりの読み出し時間は t1/m約)方法と、各 水平志査線の読み出しに時間は t2を式て、垂直未査線 G1に連なる画業の充電電荷量を同時に読み出す方法がある。本発明による光センサでは、いずれの方式も可能

(0016) ③垂直走直線G1に接続された全てのスイッチングTFTをオフ状態にする。

【0017】④灰段の垂直走査線G2に接続された全でのスイッチングTFTを時間11だけオン状態にし、上記②と同じ操作を行った後、スイッチングTFTをオフ状態にする。

【0018】⑤同様に上記②~②を、垂直走査線Gnまで行い、読み出しが完了する。画面一枚あたりの読み出し時間はn×(t0+t1)秒である。

【0019】ところで、光センサTFTのゲート電圧は、走査時間にわたり一定の電圧に保たれる。この電圧

が上に述べたVg(d), Vg(s)である。この電圧の娘は、明電流と暗電流の比ができるだけ大きくなるように辞定される。

 $\{0020\}$ 図8は、その親圧集件を定めるのに必要な光センサTFTの職務・職圧特性図である。暗職派を低くするには、 $V_g(s)$ の値としては負職圧に設定するのが望ましい。しかもその場合の $V_g(d)$ の値は、0V以下とするのが望ましい。本実施例では、 $V_g(s)=-1$

【0021】さて、本実施例では、上に述べたように、光センサTFTのソース教施と蓄積容量の下部教施は、 総練穂に設けられたコンタクトホールを通じて画書内で 物練されている(図2)ので、責圧供給額の数は一層仮 減されている。

【0022】(実施例2)本発明の他の実施例として、図9を用いて1次元イメージセンサについて説明する。光センサ下FT101、スイッチングTFT102、構 接容量103一組で画票を構成する点や各電極の接続力 法及び電圧条件は、実施例1の場合と同じである。センサの赤査は、まず主赤査回路により、スイッチングTFTのゲートを順次オンして、主走査方向の赤査を行う。次に副走査としてセンサあるいは原稿を微少最動かす。以下、順次、主走査、副走査を繰り返すことにより、回 懐訪み取りが完了する。

【0023】さて、本苑明は蓄積容量を用いた複数ゲートを有するTFT型光センサの構成に関するものである。この意味において、本発明は実施例に限定されない。例えば、ゲート電極はCrに限らずAlやTaであってもよいし、ゲート発練点はSiNやSiO2に限らずAl2O3やTa2O5あるいはこれらの組合せであってもよい。またTFTの半導体材料は、非晶質シリコンに限らす多結晶シリコンであってもよい。

【発明の効果】光センサの複数のゲート積極のうち、ドレイン質極度のゲート鏡極を蓄積容異の積極に各画素内で接続することにより、センサ簡核の外側へ引出記線の数を低減することができる。また、その接続に同一の金数を低減することにより、画業構成を簡単にすることができる。さらにゲート栽極及びそれに接続された業債容量の栽極の栽位を光センサのソース栽極の貧位の値以容量の栽極の栽位を光センサのソース栽極の貧位の値以容量の栽極の栽立を光センサのソース栽極の貧位の値以容量の栽極の栽立を光センサのソース栽植の貧位の値以容量の栽積の栽立を光センサのソース栽植の貧位の値以容量の栽培できる。特に、それらの栽位を等しく設定す得ることができる。特に、それらの栽位を等しく設定すると構造をより簡単にすることができる。

【図1】本発明の実施例を説明するためセンサの断面

【図2】本典別の実施例による2次元センサの平面図 【図3】従来技術によるTFT型光センサの断面図。 【図4】複数ゲートを有するTFT型光センサの断面

【図 5 】模数ゲートを有するTFT型光センサの等価回路図。

20 【図6】従来技術によるTFT型光センサを用いた2次元センサの等価回路図。


【図7】本発明の実施例による2次元センサの等価回路図。


【図8】光センサTFTの亀浜-亀圧弊柱図。

【図9】 本発明の実施例による1 次元センサの等価回路図。

【符号の説明】

[図2]







£

(4)

(9)





[6周]

机回查基本品

2

This Page Blank (uspto)